一图隐含未来十年生产力革命的硬机会(之三)-AI为什么硅光必须?

（以下内容从开源证券《一图隐含未来十年生产力革命的硬机会(之三)-AI为什么硅光必须?》研报附件原文摘录）
　　在系列(一)《一图隐含未来十年生产力革命的硬机会（之一）》（主讲HBM）、系列（二）《一图隐含未来十年生产力革命的硬机会（之二）》（主讲3D封装）之后，我们进入系列（三）讲为什么AI时代Si-Phontonics（硅光）是必须的？ 承袭之前的系列，依旧开局一张图。按照从上到下、从左到右的顺序，我们今天只谈Si Photonics（硅光），即图中浅绿色的部分。 好好的电路，为什么需要光？ 电路的导通或闭合是通过电子的流动或停止流动而产生的，从而完成信号的传递。一个现代科技硬件系统内部，超过90%以上绝大部分功能实现以电路形式出现，光路并不是必须的。为什么有些地方需要光路，有些地方光路就显得多余呢？ 而为啥本文章标题里面写的是AI中为啥硅光是必须的？今天借这个机会，我从原理上给大家讲清楚其来龙去脉，力求浅显易懂，力求没有基础的读者也能理解。 因为电信号在传输的过程中，无论是在硅晶圆内、引线或铜柱上、载板上、线路板上、连接器上都是有损耗的。 就像下图显示的那样，Die（芯片晶圆）里面出来的信号经过四段损耗才能到达 Paddle Card（理解为一个输出点即可），而且很明显，信号速率越高，损失越大。比如下图显示的212Gbps的信号整个过程Loss（损耗）就比53Gbps多12dB。 dB可不是线性关系而是指数关系，dB的定义就是：3dB就是功率差了一半。12dB就是4个3dB，就是两者功率比率是（1/2）^4=1/16。经过同样的电路路径，212Gbps的信号是52Gbps信号的1/16，这个差距还是非常明显的。简言之，电路上信号速率越高，损耗越大。我们AI的数据率都是几百G甚至上T，所以高速率的损耗比一般的电路大多了。 那这种高速率损耗大到什么程度呢呢？根据我在intel网站上查到的真实案例数据，一个20Gbps的信号在电路板上每走线1英寸（2.54厘米）大概就要损失1dB。不要说一个机房，就是一个机柜内部电路上，两个芯片之间内部走线物理距离也有1米（约40英寸）以上，单PCB走线上的损耗就有40dB。相当于收端接收到的信号功率只有发送端功率的（1/2）^(40/3)（约等于1万分之一）。由此我们知道，高速率电传输有天然物理局限。 这时候人们发现了光纤的优良传输特质。1310nm波长光缆在正常情况下每公里损耗0.35dB。一个是40dB/m的损耗（上面的例子，这里单位距离是米），一个是0.35dB/Km（这里单位距离是千米）的损耗，真可谓九层云霄与九层地狱之别。 所以回到问题的原点：为什么需要光？就是将电信号转化成光信号，其唯一目的就是为了能较长距离传输。 解释了好好的电路为什么需要光之后，我们要进一步刨根：这么多种光，为什么需要的是硅光？ 这么多光，为什么需要的是硅光？ 如上，引入光就是在电路上依靠光电转换和传输模块，使高速信号在米级距离上的交互成为可能。 其做法是：电流从发送端流出，到转换模块通过光电效应转换为光信号发射到电路板上铺设的超细光纤，到另一块电路板上后再通过光电转化模块转换为电信号。我们把这个光电转换和传输的模块叫做光模块。 除了电芯片之外，光模块内部还有大量和光有关的器件如激光器、调制器、探测器，以及无源光器件如光栅、光波导、合分波器等。 传统光模块的生产过程是把电芯片、光芯片、透镜、光纤等各个分立器件组装在一起，整个装配、调试、测试过程非常复杂，所以人工成本较高，生产效率也很难进一步提高。 而硅光（Silicon Photonics）使用成熟的半导体工艺，在半导体衬底上直接蚀刻或集成电芯片、调制器、探测器、光栅耦合器、光波导、合分波器、环形器等器件。显然这么做，体积更小、成本更优。其真实比较，如下图所示。 业内把硅光技术发展分为三个阶段： 第一阶段是，用硅把光通信底层器件做出来，达到工艺的标准化。 第二阶段是，集成技术从耦合集成向单片集成演进，实现部分集成，再把这些器件通过不同器件的组合，集成不同的芯片。 第三阶段是，光电一体技术融合，实现光电全集成化。目前硅光技术已经发展到了第二个阶段。 为了达到光电全集成终极目标，需要在哪些方面做持续改进和创新呢？ 硅光的创新点在哪里？ 硅光发展了有三十多年，为什么至今渗透率仍低呢？过去制约硅光方案发展有4大痛点： 1）硅本身不发光，仍需要使用三五族半导体作为光源。因为硅是半导体材料，不能直接发光。英特尔研究多年，基于双光子效应等想在硅上直接发光，但发光效率极低，无法达到产业界的需求。所以光源还是需要基于砷化镓、磷化铟等三五族材料来做。 2）硅芯片耦合工艺难度大，良率是瓶颈（传统方案可以做到95%甚至更高）。硅需要使用三五族半导体作为光源，这样就必须得考虑光源和硅如何集成的问题，所以自然涉及到硅光芯片和光源的耦合（耦合：发光光源以什么样的对准方式进入到硅光芯片）。耦合在设备端、工艺端都有很大的瓶颈。 3）硅损耗大，400G时代PAM4调制额外需要5dB光功率裕量，尤为凸显。过去的200G、400G相比100G，增加了PAM4的调制。PAM4指的是用4个电平脉冲去替代过去的两个电平的脉冲，这样可以一次传两个bit。但是它需要光源有更大的光功率（4个电平）和更高的信噪比。而这对硅光来说是非常有挑战的。因为硅光本身不发光，而且耦合难度也很大，耦合效率比较低，所以硅光光模块的光功率自然是比传统光模块要弱的。 4）用硅光做合分波器件还存在温漂问题。过去的云计算领域中，设备和设备互联的距离普遍较远，70%的光模块都是基于波分复用的方式来做数据传输，而硅光的波分复用的器件会存在很大的温漂（温度变化性能偏移），因为硅材料本身对温度相对比较敏感。 虽然硅光有以上4大痛点，但幸运的是AI服务器内部传输都是机房内数据交换，传输距离很短，几米、几十米、百米这种级别。短距离就不需要用波分复用的结构。波分复用的好处就是省光纤，比较适合长距离的传输。过去硅光比较难做波分复用的一些器件，现在这些器件基本上需求不大，特别适合AI。 当然产业一直在努力，主要做的改进就围绕两点：材料创新和封装创新。 首先，材料创新。 硅基底上创建有源光学元件。传统上，硅作为光发射器的效率受限，主要由于其内量子效率较低。但近年来，通过创新方法的引入，如在硅基底上创建有源光学元件，硅光子学已经实现了大规模生产的重大突破。 量子点激光器（QD）外延集成在 Si 上。相比硅材料，III-V族材料如GaAs和InP虽然具有近100%的效率，但InP光子集成电路（PIC）需要五到六个再生长步骤，这导致成本高昂且产量受限。而通过量子点激光器（QD）进行单片集成提供了成本效益和生产规模的新可能，为提高效率和集成度开辟了新路径。好处是：1）量子点激光器（QD）需要更少的再生长步骤，成本更低，且易于生产；2）III-V 基板的尺寸远小于 300毫米，硅片尺寸大基本成本低；3）高温稳定性。 不过需要强调的是，硅光子学领域并不局限于单一基板或材料。用于光子集成的各种材料平台，例如薄膜 LiNbO3 (TFLN)、SiN、BTO、GaAs 等，已经展示了它们的潜力。其中，硅基薄膜TFLN取得了快速进展。事实证明，TFLN 具有严格的模式限制，对于创建高速调制器具有不可估量的价值。 其次：封装创新 光电共封（Co-Packaged Optics，CPO）技术也为硅光子学的发展起到了很大的助推作用。CPO是指将网络交换芯片和光模块共同装配在同一个插槽上，形成芯片和模组的共封装。通过将交换芯片和光引擎封装在一起，CPO技术可以缩短交换芯片和光引擎之间的距离，以帮助电信号在芯片和引擎之间更快地传输；不仅能够减少尺寸，提高效率，还可以降低功耗。 在光电共封这一技术上，英特尔是资深的玩家之一，2015年宣布推出其co-package photonic技术。英伟达也正在集各方之力推动GPU中光互连技术的实施。然而，CPO是一个跨学科的研究领域，涉及了光子元件、集成电路设计、封装、光子元件建模、电子-光子整合模拟、应用和技术，需要进一步发展才能满足整个行业的要求。不过，包括英特尔、博通和IBM在内的全球半导体技术领先业者，都已经投入大量资金对CPO技术展开深入研究。 如下图所示，硅光终极目标是：将硅光芯片和逻辑芯片整合在一个封装内，如我们开篇展示的那张图示。 巨头们近期硅光方面的动作有哪些？ 2024年2月22日在国际固态电路大会（ISSCC 2024）上，台积电正式公布了其用于高性能计算 （HPC）、人工智能芯片的全新封装平台。台积电的新封装技术通过硅光子技术，使用光纤替代传统I/O电路传输数据。而另一大特点是，使用异质芯片堆栈在IC基板上，采用混合键合来最大化I/O，这也使得运算芯片和HBM高带宽存储器可以安装在硅中介层上。这一封装技术将采用集成稳压器来处理供电的问题。 值得注意的是，去年以来，台积电已频频传出布局硅光及CPO的动向。 2023年末有消息称，台积电正与博通、英伟达等大客户联手开发硅光及CPO光学元件等新品，最快2024年下半年开始迎来大单，2025年有望迈入放量产出阶段。 业内分析称，高速资料传输目前仍采用可插拔光学元件，随着传输速度快速进展并进入800G时代、未来更将迎来1.6T至3.2T等更高传输速率，功率损耗及散热管理问题将会是最大难题。而半导体业界推出的解决方案，便是将硅光子光学元件及交换器ASIC，通过CPO封装技术整合为单一模组，此方案已开始获得微软、Meta等大厂认证并采用在新一代网路架构。 2023年第四季度，英伟达对4x100G和8x100G收发器的需求首次对两家收发器供应商的收入产生重大影响。Coherent报告称，800G收发器的销售收入超过1亿美元，环比增长100%，该公司预计这部分产品销售收入将在2024年进一步增长。旭创科技第四季度收入超过5.05亿美元，同比增长30%，环比增长20%。 2022年，intel在OFC上报道了其在硅光领域的核心器件进展以及未来的布局，同时也公布其400G DR4及800G 2xFR4的硅光产品。下图是intel针对光子集成的布局，最左边的是传统的面板可插拔模块，中间是intel在2020年demo的CPO光交换模块，接口速率达到1.6Tbps，右边是未来的光IO，接口速率将达到4-64Tbps，此时光电芯片极大集成，同时集成激光器。整体趋势是密度越来越高，容量越来越大，功耗越来越低。 2021年博通公布CPO Switch演进路径——Bailly系列，去掉DSP，通过Switch驱动模块，交换芯片和CPO光引擎封装更近、损耗更低。博通计划2025年推出CPO Switch（Switch芯片和CPO芯片封装在一起）。 思科通过收购 Lightwire 和 Luxtera，也成为了收发器、交换机和通用共同封装光学器件硅光子学领域的领导者。在 2024 年至 2025 年期间，它们将拥有继博通和英特尔之后的第三大共同封装光开关量。格芯还宣布与思科合作，为 DCN 和 DCI 应用定制硅光子解决方案。 巨头之间，你追我赶。CPO与Optical IO这两者可以充分发挥硅光芯片集成度与功耗方面的优势，解决芯片带宽的痛点，混合集成芯片的3D封装结构或许才是III-V和硅光真正的天下。 但是，从传统光模块进化至CPO、再进入硅光进而展望未来混合集成3D封装，时代日新月异，产业链也必将重构。不被时代列车甩下的唯一秘诀就是紧跟全球最强需求，与龙头同行。 就像半导体封装行业一样，看起来有超过70年的成熟行业，2023年突然就有一家细分行业之外的公司冒了出来，排进了全球前三。这家公司叫台积电，读者你肯定不陌生。但国内一家新公司盛合晶微就要多留意了。

点此查看微信公众号原文全部内容>>

大部分微信公众号研报本站已有pdf详细完整版：https://www.wkzk.com/report/（可搜索研报标题关键词或机构名称查询原报告）